據摩爾定律延續，由14nm，7nm，再到5nm，芯片制程工藝技術一直在突破。在5nm剛剛起步實現大規模突破的時候，臺積電對于2nm芯片工藝技術的研發就已經實現重大突破，并開始向1nm制程邁進。

臺媒透露，臺積電已經在2nm工藝上取得一項重大的內部突破。根據臺積電的介紹，理想狀態下，2nm制程芯片將于2023年下半年進行小規模試產，如無意外，2024年就可以大規模量產。

臺積電還表示，2nm的突破將再次拉大與競爭對手的差距，同時延續摩爾定律，繼續挺進1nm工藝的研發。

預計，蘋果、高通、NVIDIA、AMD等客戶都有望率先采納其2nm工藝，此前關于摩爾定律已經失效的結論或許就要被臺積電再次打破了。

雖然臺積電十分樂觀，但是根據物理定律，當芯片的工藝下探到極點的時候，由于隧穿效應，芯片內的電子反而不能充分發揮全部的實力。與之相應的，制造商的成本也會指數級上升。

根據三星的介紹，其在5nm工藝研發上的投入就達到了4.8億美元。

2nm工藝上，臺積電將放棄延續多年的FinFET(鰭式場效應晶體管)，甚至不使用三星規劃在3nm工藝上使用的GAAFET(環繞柵極場效應晶體管)，也就是納米線(nanowire)，而是將其拓展成為“MBCFET”(多橋通道場效應晶體管)，也就是納米片(nanosheet)。

從GAAFET到MBCFET，從納米線到納米片，可以視為從二維到三維的躍進，能夠大大改進電路控制，降低漏電率。新工藝的成本越發會成為天文數字，三星已經在5nm工藝研發上已經投入了大約4.8億美元，3nm GAAFET上會大大超過5億美元。

因此，雖然臺積電在2nm芯片研發上獲重大突破，但是在量產之前還需要解決更多難題。